3．主存储器；
4．Cache（包括地址映象与变换、替换算法、性能评价、提高性能的方法等）。
（九）辅助存储器
1．硬磁盘存储器；
2．廉价冗余磁盘阵列（RAID）。
（十）输入输出系统
1．输入输出原理；
2．程序控制方式；
3．中断；
4．通道；
5．输入输出处理机（IOP）；
6．I/O性能评价。
（十一）多处理机与机群系统
1．多处理机结构（包括对称的共享存储器结构、分布式共享存储器结构）；
2．多处理机的同步；
3．互连网络（包括基本概念、分类、特性）
4．机群系统基础（包括特点、构成、负载平衡、并行程序设计环境等）。
四、实践环节
要求学生从如下实验中挑选其中的两个独立完成。
（一）实验一：运算器的描述与模拟验证
实验目的：通过用硬件描述语言（如VHDL或Verilog）描述某个运算器（如ALU、乘法器、除法器等），并进行模拟验证，加深对二进制数运算方法的理解。
实验时间：10小时。
（二）实验二：专用部件的结构与功能分析
实验目的：通过对用硬件描述语言（如VHDL或Verilog）表示的某个专用部件（如中断控制器、差错控制码编码/译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。
实验时间：10小时。
（三）实验三：流水线结构的相关性问题及消除方法的验证
实验目的：通过了解DLX处理机的结构和原理，并使用WinDLX模拟器（它可以执行DLX处理机的汇编语言程序），加深对指令系统设计、流水线结构设计等技术的理解，分析流水线结构的相关性问题，验证用于消除相关性问题的各种方法，如相关专用通路。
实验时间：10小时。
（四）实验四：指令调度算法的实现
实验目的：通过实现某个指令调度算法（如基于DAG的调度算法、线性压缩算法、循环展开方法等），加深对提高处理机结构性能的技术的理解。
实验时间：10小时。
（五）实验五：支持指令动态调度的机构的设计
实验目的：通过用硬件描述语言（如VHDL或Verilog）实现某个静态指令调度支持机构（如转移预测处理部件、转移目标缓冲器等），加深对指令动态调度技术的理解。
实验时间：10小时。
（六）实验六：计算机系统性能评价的基准程序的设计和实现
实验目的：通过机器性能基准程序评价原型的开发，基本掌握基准程序性能评价方法的原理和实现技术，并能够合理地解释评价结果。
实验时间：10小时。
五、先修课程
先修课程包括：数字电路、汇编语言程序设计、数据结构。
六、学时数分配
序号
教学内容
学时数安排
1
计算机系统结构的基本概念
4
2
数据表示
5
3
运算方法与运算部件
10
4
差错控制码
2
5
指令系统
7
6
中央处理单元（CPU）
10
7
流水线处理结构
10
8
存储系统
8
9
辅助存储器
4
10
输入输出系统
5
11
多处理机与机群系统
7
12
实践环节
20（课外）
总计
72
七、教材与主要参考书
（一）教材
1.王爱英.计算机组成与结构.第3版,北京:清华大学出版社,2001
2.HennessyJohnL&PattersonDavidA.ComputerOrganization&Design:TheHardware/SoftwareInterface.2ndEdition,MorganKaufmann,1998（北京:机械工业出版社,1999）
（二）主要参考书
1.PattersonDavidA&HennessyJohnL.ComputerArchitecture:AQuantitativeApproach.3rdEdition,MorganKaufmann,2002（北京:机械工业出版社,2002）
2.郑纬民、汤志忠.计算机系统结构.第二版，北京:清华大学出版社，1998